

4 mm 速调管数字锁相稳频源*

骆永健 林镇才 叶 华 罗桂祥

(中山大学无线电电子学系, 广州510275)

摘 要 本文对一种采用数字鉴相鉴频器的毫米波锁相环路进行了理论分析, 给出三阶环路的基本关系式和稳定性判据, 计算出4 mm 速调管振荡器锁相环路的参数并讨论了数字鉴相鉴频器的特性. 实验表明该环路容易入锁且很稳定可靠.

关键词 毫米波锁相环, 数字鉴相鉴频器, 速调管振荡器

分类号 TN 911.8

毫米波特别是短毫米波压控振荡器的推频系数和相位噪声均较大, 采用模拟锁相环路, 由于捕捉带和同步带都窄, 很难实现锁定. 近10多年来, 数字锁相方案备受发达国家的有关部门重视, 数字鉴相器用于毫米波速调管锁相环路的研究工作迅速开展^[1~3]. 数字鉴相锁相环路的主要特点是线性鉴相范围宽, 又具有鉴频功能, 捕捉带和同步带都比模拟环路的大好几倍, 因此环路容易入锁, 锁定也可靠. 这种环路对于短毫米波压控振荡器的锁相稳频尤其有意义.

本来低频数字环路早年已经解决了, 但由于毫米波环路需取较高的中频(一般 $f_{IF} \geq 50$ MHz), 必须使用高速数字集成器件才能构成数字鉴相器. 所以, 随着高速数字集成器件的解决, 数字鉴相毫米波环路才于70年代后期得以初步实现.

数字鉴相器工作于开关状态, 输出是脉冲序列, 因此, 以它构成的环路实质上是取样鉴相环路, 必须特别注意量化相位噪声问题, 这是分析这种环路的主要出发点之一.

本文在对数字鉴相毫米波环路进行较严格理论分析的基础上, 求出环路满足稳定条件的工作参数, 从而设计并实现一个4 mm 速调管数字鉴相锁相稳频源; 同时着重讨论了数字鉴相器的电路构成和工作特性.

1 数字鉴相毫米波环路的特性

数字鉴相鉴频器(简称 DPFDF)是环路的关键部件之一, 它的特性对环路性能影响甚

收稿日期: 1992-09-03

* 国家自然科学基金资助项目

大. 根据 Jacul Tal^[4]对它的线性相位模型的分析, 我们得到采用数字鉴相鉴频器构成的环路的线性相位模型如图1所示. 其中, θ_i 和 θ_e 分别为 DPDFD 的输入相位和输出误差相位, $F(S)$ 为环路滤波器的归一化传递函数, A 为直放器增益, K_o/S 为压控振荡器传递函数.

环路滤波器是决定环路阶数的主要部件. 在模拟环路中常采用无源比例积分滤波器. 由它所决定的是二阶环路. 然而, DPDFD 的输出是脉宽与 θ_e 成正比的脉冲序列. 分析表明, 对于这些脉冲序列若采用无源比例积分滤波器, 则得不到平滑的输出电压. 量化成份较大必会导致压控振荡器产生较强的量化相位噪声, 甚至引起“过载”^[2]. 这是不允许的. 为克服上述缺点, 我们采用图2所示的三阶环滤波器. 不难求得这种滤波器的归一化传递函数为

$$F(S) = \frac{b-1}{b} \cdot \frac{S\tau_2 + 1}{SC_1[(S\tau_2/b) + 1]} \quad (1)$$

其中 $\tau_2 = R_2 C_1$, $b = 1 + C_1/C_2$.

下面讨论电容 C_2 对环路性能的影响.




图1 锁相环的线性相位模型

Fig. 1 Linear phase model of the PLL




图2 三阶环滤波器

Fig. 2 Filter for third-order loop

1.1 对环路平均性能的影响

若取 $b \gg 1$, 即 $C_2 \ll C_1$, 通常有 $\tau_2 \ll 1$, 则由式(1)得 $F(S) = R_2 + 1/SC_1$. 这显然与无源比例积分滤波器的归一化传递函数相同. 可见, C_2 的引入只要满足 $C_2 \ll C_1$, 则对环路平均性能的影响很小. 这是这们所希望的.

1.2 对频率脉动的影响

由图2所示的环路滤波器所决定的环路阶数是三阶. 据文献[2]分析所得的表式

$$|\Delta\omega_0|_3 / |\Delta\omega_0|_2 = [(b-1)/\omega_c \tau_2] |\theta_e| \quad (2)$$

其中 $|\Delta\omega_0|_3$ 和 $|\Delta\omega_0|_2$ 分别代表三阶环和二阶环的频率脉动, $|\theta_e|$ 为环路锁定状态下的误差相位, ω_c 为中频角频率. 锁相理论已证明, 三阶环路在锁定状态时, 是在其平衡位置附近跟踪的, 即 θ_e 很小. 令 $\theta_e = 0.1$ rad. 若取 $b = 10$, $\omega_c \tau_2 = 30$ rad. 则据式(2)求得 $|\Delta\omega_0|_3 / |\Delta\omega_0|_2 = 3\%$. 可见, C_2 的引入对环路的频率脉动有显著的抑制作用. 这是引入 C_2 的目的所在.

1.3 对环路过渡特性的影响

根据图1所示的环路线性相位模型可求得采用图2所示滤波器的闭环传递函数

$$He(Z) = \frac{(Z-1)^2(Z-a)}{Z^3 + [G(\frac{2\pi}{\omega_c \tau_2} + \frac{b-1}{b}(a-1) - (a+2))]Z^2 + [-G(\frac{2\pi}{\omega_c \tau_2} + \frac{b-1}{b}(1-a) + (2a+1))]Z - a} \quad (3)$$

其中 $a = \exp(-2\pi b/\omega_c \tau_2)$, $G = KT(b-1)/b = (2\pi K/\omega_c)(b-1)/b$. K 为线性环路高频总增益, T 为所取中频的周期.

令式(3)右边的分母为 $D(Z)$, 则 $D(Z) = 0$ 便是这三阶环路的特征方程.

当输入为相位阶跃 $\Delta\theta_1$ 时,得

$$\theta_e(Z) = (Z(Z^{-1})^2(Z-a) / [(Z-1) \cdot D(Z)]) \cdot \Delta\theta_1 \tag{4}$$

当输入为频率阶跃 $\Delta\omega$ 时,得

$$\theta_e(Z) = (T(Z-1)^2 \cdot Z \cdot (Z-a) / [(Z-1)^2 \cdot D(Z)]) \cdot \Delta\omega \tag{5}$$

取阻尼系数 $\zeta = 0.707, \omega_c \tau_2 = 30 \text{ rad}$. 对于 $b = 10$ 和 $b = 20$ 两种情况借助计算机对式 (4)、(5) 求解差分方程,可画出如图 3(a)、(b) 所示的 2 组曲线. 在图 3(a) 或图 3(b) 中的 2 条曲线变化规律相同且靠得很近,表明只要取 $b \geq 10$,则 C_2 的变化对环路过渡特性的影响相当小,这也是我们所希望的.




图 3 三阶环的过渡特性

Fig. 3 Transient characteristics for third-order loop

(a) 相位阶跃 $\Delta\theta_1 = 2 \text{ rad}$ 的响应. (b) 频率阶跃 $\Delta\omega = 2\pi \times 2 \times 10^3 \text{ rad/s}$ 的响应

二阶环路是无条件稳定的,而三阶环路则是有条件稳定的,其稳定条件可根据特征方程 $D(Z) = 0$,使用 Routh-Horowitz 判据求得.

从锁相理论可知,若特征方程中 3 个根都在 $|Z| = 1$ 的圆内部,则环路是稳定的.现作变换 $Z = (\lambda + 1) / (\lambda - 1)$,把单位圆内部 $|Z| < 1$ 转变成复数 λ 的左半平面.于是在复平面上使用 Routh-Horowitz 判据求得该三阶环路稳定的充要条件为

$$K\tau_2 < 4(1+a) / \left(\frac{2\pi(b-1)}{b\omega_c\tau_2} \cdot \left[\frac{2\pi(1+a)}{\omega_c\tau_2} + \frac{2(1-a)(b-1)}{b} \right] \right) \tag{6}$$

据式 (6) 画出环路稳定极限曲线如图 4 示. 曲线把平面划分成不稳定区和稳定区. 显然,当环路高频总增益 K 太大或中频 ω_c 选取太低时,会落在不稳定区内;反之则会落在稳定区内. 令 $\zeta = 0.707$,得 $K\tau_2 = 4\zeta^2 = 2$,即 $K = 2/\tau_2$;取 $b \geq 10$,则临界的 $\omega_c\tau_2$ 值约为 7,只要选取 $\omega_c\tau_2 \geq 10$,环路便是稳定的.

2 环路构成与 DPF 的特性

我们采用超外差环方案研制了一个 4 mm 速调管数字鉴相锁相环路,其原理框图如图 5 所示. 选用频稳度 10^{-8} 的 HP8656A 型频率综合器作为频率基准源. 取其输出频率 840 MHz、输出功率大于 10 mW 的基准信号注入锁定螺旋腔式振荡器,再经阶跃二极管 27 次高阶倍频得功率大于 5 mW、频率 22.68 GHz 的输出信号. 以它作为本振与从 4 mm 速调管振荡器送出的信号在 3 次谐波混频器上进行混频得 50 MHz 中频;又从频率综合器的




图1 三阶环的稳定极限图

Fig. 4 Stability limits for third-order loop




图5 锁相环路框图

Fig. 5 Block diagram of the PLL

另一端口取出50 MHz 基准中频,让这2个中频放大和4分频后送去DFPD进行鉴频鉴相得宽度与误差相位成正比的脉冲序列,经滤波直放后得锯齿形误差电压压控4 mm 速调管的振荡频率,从而达到锁相稳频的目的。

该环路比常规模拟环路的新颖之处在于以DPFD取代模拟鉴相器以及采用适应DPFD输出特性所要求的环路滤波器。

在设计DPFD时,考虑到通用性,采用分频-鉴相方案,高速数字集成器件是选用F-TTL和S-TTL系列,其电路如图6所示,IC₁和IC₂是D触发器,构成4分频器;IC₃与IC₄构成鉴相鉴频器;D₁,D₂和BG₁构成置零电路;BG₂和D₃(发光二极管)构成锁定指示电路。




图6 鉴相鉴频器

Fig. 6 Phase-frequency detector

由图6电路的工作原理可知,当信号中频高于基准中频时(即相位差 $\theta > 0$),Q₁端将得到正脉冲序列,Q₂端则处于高电平;当信号中频低于基准中频时(即相位差 $\theta < 0$),Q₂端将得到负脉冲序列,Q₁端则处于低电平。当 $\theta \geq \pm 2\pi$ 时,DPFD起鉴频作用,输出误差电压最大;当 $\theta \leq \pm 2\pi$ 时,DPFD起鉴相作用,输出误差电压随 θ 成线性变化。

模拟鉴相器的鉴相特性为正弦形,其线性范围仅是 $\pm 2\pi$,且没有鉴频功能,输出误差电压也会随中频信号幅度的波动而变化,DPFD不仅鉴相线性范围宽达 $\pm 2\pi$,具有鉴频

功能,而且输出误差电压稳定.因此,使用 DPF D 的环路不仅较容易实现锁定,而且可省去模拟环路中常需另加的扩捕电路及中放器中的 AGC 电路,使环路结构简单紧凑工作可靠.

根据环路性能的要求,我们计算了环路的主要参数,环路阻尼系数取 $\zeta=0.707$;环路带宽 $\omega_n=2\pi\times 50\text{ krad/s}$;环路滤波器 $\tau_1=250\text{ }\mu\text{s}$, $\tau_2=45\text{ }\mu\text{s}$, $C_1=0.1\text{ }\mu\text{F}$, $C_2=0.01\text{ }\mu\text{F}$;直放器增益 $A=20$;同步带 $\Delta f_s\geq 120\text{ MHz}$,捕捉带 $\Delta f_c\geq 50\text{ MHz}$.

3 调试结果

3.1 开环调试

除去 DPF D 的基准中频或信号中频,则环路处于开环状态,4 mm 速调管自由振荡.若各部件工作基本正常,则左右旋转 4 mm 速调管的机械调谐旋钮时,应能在示波器上观察到中放器输出中频信号波形且疏密连续变化;再仔细调节 1.25 cm 本振功率、混频管的偏置电流以及谐波混频器上的短路活塞,直至中频信号最大.经验表明,只有当示波器上显示的中频信号波形较清晰、相位抖动较小时,闭环后才可能入锁.值得注意的是,由于速调管座散热风机振动导致速调管相位抖动较严重,闭环后环路将极难入锁.必须把速调管座与散热风机进行机械隔离.

3.2 闭环调试

给 DPF D 接上原除去的中频,则构成闭环状态.微调 4 mm 速调管的机械调谐旋钮或改变直放器输出级的静态工作点从而改变速调管的反射极电压,让速调管的振荡频率进入环路捕捉范围.若能观察到示波器上的中频信号波形比开环状态的更清晰更稳定或数字频率计上显示精确的中频频率或锁定指示灯发亮,则表明环路已入锁.此时小范围微调速调管的机械调谐旋钮,上述锁定指示不会有任何变动.

多次反复调试表明,开机预热 20 min 后该环路能自动入锁,且可长时间可靠地锁定.抗干扰性能也是相当好的.

3.3 同步带和捕捉带的测量

我们认为合理的同步带和捕捉带测量方法应该是这样的,在环路处于锁定状态时,逆时针(或顺时针)方向转动速调管的机械调谐旋钮至刚失锁,作标记 1.然后顺时针(或逆时针)方向转动该旋钮至环路刚入锁,作标记 2.继续顺时针(或逆时针)方向转动该旋钮至环路刚失锁,作标记 3.再逆时针(或顺时针)方向转动该旋钮至环路刚入锁,作标记 4.然后除去给谐波混频器的一路功率,使混频器无中频信号输出.此时 DPF D 中的置零电路会使 DPF D 回到静态.在这种没有频率牵引状态下利用波长计分别测出 4 个标记处速调管的振荡频率.显然内侧两处的频差是捕捉带,而外侧两处的频差是同步带.其结果是:同步带 $\Delta f_s=130\text{ MHz}$,捕捉带 $\Delta f_c=55\text{ MHz}$.

3.4 环路锁定时速调管源的主要性能指标

我们使用的是日本产品 70V10A 型 4 mm 速调管.在环路锁定状态下测得该速调管源

的主要性能指标如下:

(1)在腔流为18 mA、腔压为2300 V 工作状态时的输出功率约为70 mW.

(2)输出信号的中心频率为68.09 GHz 且有 ± 0.5 GHz 的断续可调范围,其调整步长为8.1 kHz,频率稳定度为 10^{-8} .

(3)谐波混频器输出中频和基准中频的频谱纯度基本相同,表明速调管源的相位噪声有明显的改善.

参 考 文 献

- 1 Pickett H M. Locking millimeter wavelength klystrons with a digital phase-frequency detector, *Rev sci Instrum.* 1977 48(6):706~707
- 2 Gardner F M. Charge-pump phase-lock loops, *IEEE Trans on Com.* 1980,28(11):1849~1858
- 3 Memillan R W, Guillory D M. Results of phase and injection locking of an orotron, *IEEE Trans. MTT* 1989 37(11):1828~1830
- 4 Tal J. Speed control by phase-locked servo systems-new possibilities and limitations. *IEEE*, 1977, IEC1-24, 118~125

A Phase-locked 4 mm Klystron Source with Digital Phase-frequency Discriminator

Luo Yongjian Lin Zhencai Ye Hua Luo Guixiang*

Abstract MMW phase-locked loop with a digital phase-frequency discriminator is studied theoretically. We give the formula and the stability criteria for the third-order loop. The working parameters of 4 mm klystron oscillator phase-locked loop are calculated. The characteristics of digital phase-frequency discriminator are discussed. The experimental results show that the digital phase-locked loop is much easier to be locked and much more stable in working.

Keywords MMW phase-locked loop, digital phase-frequency discriminator, klystron oscillator

* Department of Radio and Electronics, Zhongshan University, Guangzhou 510275